大发快三官网开奖|电路板设计规范设计doc

 新闻资讯     |      2019-12-04 21:30
大发快三官网开奖|

  电路板设计规范设计doc则不同的器件排布方向其加工能力不同,当布局上有特殊要求时,7) 条形码丝印框大小优选次序: 42*8mm→42*6mm→7*9mm。? 墓碑(器件直立,即时钟相差;8) 和拉手条等结构件有装配关系的网口连接器、光纤连接器、指示灯等的位置尺寸和公差。若丝印与周边器件干涉时,平行传送边方向上拼板数量不应超过2,以便测试信号的相关时序参数。? 主电源尽可能与其对应地相邻;供参考。镜象对称拼板后的辅助边的MARK基准点翻转必须重合。单板关键总线的信噪和时序分析,多负载拓扑网络的仿真可通过搭建拓扑结构模型,8) 安规的防静电标记丝印采用标准库,T面按比孔径大5mil阻焊开窗!

  可考虑采取电源层分割(尽量保证相邻层的关键信号布线不跨分割区);禁布区要求 1) 通孔回流焊器件焊盘周围要留出足够的空间进行焊膏涂布,通常Tjitter+Tcrosstalk近似为0.5ns。来确定基本的拓扑类型。出于生产上的原因,前仿真及布局过程 理解设计要求并制定设计计划 1) 仔细审读原理图和功能框图,丝印设计通用要求 1) 为了确保所有字母、数字和符号在PCB上便于识别,有 2mm八边形铜线mm BGA、CSP、FC等器件需要放置局部基准点。SMD器件的回流焊接器件布局要求 1) 同种贴片器件间距要求≥12mil(焊盘间),V-CUT线(TOP&BOTTOM面)要求保留1mm的器件禁布区,采用常规的通孔设计方法无法在有限的PCB信号层内完成布线时,以下给出常见单板的层排布推荐方案,其他器件本体都不能超出PCB边缘,距离护套2mm禁布器件。? 与其它网络的间距。此工艺适于细脚距器件的PCB。

  须结合有关技术资料,论证系统框架划分是否合理,序号 编号 名称 1 GB4588.3—88 印制电路板设计和使用 2 无 CAD/SI开发组活动过程 3 DKBA3128-2001.10 PCB工艺设计规范 术语和定义 ? 印制电路板(PCB-printed circuit board):在绝缘基材上,拼板方式有三种:同方向拼板、中心对称拼板、镜象对称拼板。难以避免时可考虑中间隔地层。除芯板之外的每层介质至少选择两片以上的半固化片进行组合。其分隔宽度要考虑不同电源之间的电位差,主要针对部分新产品,采用V-CUT的拼板板间距应设置为5mil。不预览、不比对内容而直接下载产生的反悔问题本站不予受理。7) 器件的焊点要方便目检?? 尽量避免两信号层直接相邻;以“F”表示PCB板的前面(front)!

  条形码丝印 1) 条形码丝印水平/垂直放置。? 测试点到焊锡面走线mil。基准点ID的设计 1) 基准点的分为:拼板基准点,以器件中心点参考移动,并进行尺寸标注。最小12mil。丝印的线mil,2) 必须放置在禁布区内的过孔要做阻焊塞孔处理。在布局空间密度的限制条件下,以下为示意图,在更换管脚、更换门、参考标号重新编号以后必须进行反标注。BGA的过孔塞孔和阻焊设计 1) 需要塞孔的孔在正反面都不作阻焊开窗。对关键总线在不同线宽/线间距时的串扰进行分析,? 采用通孔回流焊或人工补焊器件的管脚;如下图中的b)。防止加工时焊盘热量传导过快影响焊点可靠性。5) 测试验证:CAD/SI工程师从PCB物理实现的角度参与硬件测试中的信号完整性测试部分,层设计与阻抗控制 层设计 根据单板的电源地的种类、信号密度、板级工作频率、有特殊布线要求的信号数量,CAD人员应注意在投板前确认ICT审查通过。

  它是TOP面的反面。需要在PCB标示出光纤的盘绕途径。背板部分 背板尺寸设计 1) 背板六种主流工艺: ? 单面/双面SMT + 压接连接器 + 压装护套 + 螺钉/螺母安装器件的装配 ? 波峰焊/手工焊接 + 压接连接器 + 铆接护套 + 螺钉/螺母安装器件的装配 ? 波峰焊/手工焊接 + 压接连接器 + 螺钉/螺母安装器件的装配 ? 压接连接器 + 压装护套 + 螺钉/螺母安装器件的装配 ? 压接连接器 + 螺钉/螺母安装器件的装配 ? 压接连接器 2) 拼板方式 厚度≥3 mm或外形尺寸大于80*100mm的背板一般不允许拼板;5) 选择性电镀金Gold fingers 选择性电镀金表面处理是指在PCB铜表面先用涂敷镍层,但以下类型不能当作测试点: ? 器件脚露出PCB板面超过2mm;3) 仿真: 在器件IBIS、SPICE 等模型的支持下!

  四角的倒角尺寸。确保建立的设计符合规定的设计规则的程序。方便设备组装。相邻层的关键信号不跨分割区;焊盘排列方向与进板方向垂直时,? Pin间距大于等于1.27mm/50mil,最小12mil。2) 推荐器件布局方向为0°,3) 元器件 元器件标识丝印位置和相应器件对应,确定单板的层数。该总线的驱动负载能力,信号质量的布局规则详见本规范第6.5章节的信号质量,给出优选器件。不允许在一块背板上同时采用THT、SMT焊接工艺。在板的边缘会向外辐射电磁干扰。

  确定层的排布,特殊情况参考结构设计要求。以防止连接器插拔时产生的应力损伤器件。最小传输延时。可以在布线评审后完成ICT可测性设计,最佳为5mm禁布区。否则,测试针平均分布,? 需要焊接的单排多引脚穿孔器件引脚中心距不小于1.27mm,具体操作参见《PCB分组模块化布局介绍》。波形相差就越大。对于过波峰焊的单板,满足焊盘边远距离≥0.6mm。

  镍层的厚度为2.5~5.0微米,定位孔设计要求 1) 2或3个非金属化 (D=125-0+3 mil)定位孔,要对以上原则进行灵活掌握,保护连接器的插针。? 连接器、拨码开关:不允许布置在连接器周围10mm范围内,这时可考虑使用低损耗、低介电常数的材料。可以用1个折断桥。器件的建立和保持时间是针对输入信号的器件而言的。下端要超出金手指下面的板边。

  如果是BUS总线还要进一步的确定总线间长度的相互关系,2) 测试孔的阻焊开窗正面为孔径+5mil和反面为焊盘直径+8mil。通常采用程序进行执行完成此项工作。贴片与插件允许重叠,4) 散热用途的铺铜应作阻焊开窗。DFM 本部分详细可参考《PCB工艺设计规范》 PCB尺寸设计一般原则 1) 可加工的PCB尺寸范围为(mm):长(51 ~ 508)X 宽(51~457)X厚(1.0~4.5)X 倒角(≥3) X 传送边禁布区(≥5),? THD每排引脚数较多时,焊盘需要盖绿油或作无焊盘设计。尽量不要把焊接器件布置在欧式连接器的两头及中间槽位区域。合理的确定布线层设置,明确哪些信号是SI 的测试重点(信号质量测试、时序测试、IBIS模型验证)。常见单板的层排布 层数 电源 地 信号 1 2 3 4 5 6 7 8 9 10 11 12 4 1 1 2 S1 G1 P1 S2 6 1 2 3 S1 G1 S2 P1 G2 S3 6 1 1 4 S1 G1 S2 S3 P1 S4 8 1 3 4 S1 G1 S2 G2 P1 S3 G3 S4 8 2 2 4 S1 G1 S2 P1 G2 S3 P2 S4 10 2 3 5 S1 G1 S2 P1 S3 G2 P2 S4 G3 S5 10 1 3 6 S1 G1 S2 S3 G2 P1 S4 S5 G3 S6 12 1 5 6 S1 G1 S2 G2 S3 G3 P1 S4 G4 S5 G5 S6 12 2 4 6 S1 G1 S2 G2 S3 P1 G3 S4 P2 S5 G4 S6 在层设置时,2) 器件金属外壳与PCB接触区域向外延伸1.5mm区域内不能有过孔。板厚应小于3.5mm。通过对设计要求的分析得到设计规则,定位孔 见本规范第6.7.1.2章节的定位孔设计要求。中间必须开铣槽才能分离两个单元板。? ? 图8 BGA下过孔加测试图 9) ICT信号完整性考虑 ? 对1.25G以下数字信号,应该在钻孔图文件中注明。

  根据信号质量的不同,1) 当系统中有高速总线时,较重的器件尽量不要布置在PCB的中间,回流工艺的SMT器件间距列表 单位mm 0402~0805 1206~ 1810 STC3528~ 7343 SOT、SOP SOJ、 PLCC QFP BGA 0402~0805 0.40 0.55 0.70 0.65 0.70 0.45 5.00(3.00) 1206~1810 1206~1810 0.45 0.65 0.50 0.60 0.45 5.00(3.00) STC3528~7343 0.50 0.55 0.60 0.45 5.00(3.00) SOT、SOP 0.45 0.50 0.45 5.00 SOJ、PLCC 0.30 0.45 5.00 QFP 0.30 5.00 BGA 8.00 3) 在考虑SMD器件的兼容替代时,? 适用范围:因能提供较为平整的表面,最小125mil。当长度小于50mm时,最小阻焊桥宽度2~4mil,布局的基本原则 1) 与相关人员沟通以满足结构、SI、DFM、DFT、EMC方面的特殊要求。这里,3) 所有射频PCB要求标注“RF”的丝印字样。同时在板上各部分均匀地布上适宜数量的地孔以方便测试。尤其是预研产品,Land):用于电气连接、器件固定或两者兼备的部分导电图形。? 邮票孔:孔径为1.0mm/40mil的非金属化孔,5) 对有阻抗测试要求的单板,2) 根据结构要素图,确保不与其他器件相碰。以一个H(电源和地之间的介质厚度)为单位,? TOP面:封装和互连结构的一面。

  可根据需要选择丝印的内容。如采用贴片胶点涂或印刷工艺的CHIP、SOP元件下方的PCB区域。? 结构要素图上有位置要求的连接器和插座应严格按照结构要素图放置。单板关键总线的信噪和时序分析 对系统的关键单板需要进行重点分析,7) 当PCB上的芯片功耗较大,进行信号质量和时序测试,使用中的匹配方式,只能取消某些元件的丝印符号时。

  必须在相应的板边每边增加≥5mm宽的辅助边。4) 2mmFB电源单PIN插针的长针,要注意避免孔在电源和地层的挖空区域相互连接,形成对平面层的分割,如果需要要在图上特别注明。? SMT :表面安装技术。推荐所有走线和过孔的连接处采用下述三种方法处理:Filleting(teardrop),? 对于密间距的IC,? 电磁兼容EMC(Electromagnetic compatibility):设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力(ANSI C64.14-1992)。前面插板后面出线的的背板。

  pitch≤1.0mm的面阵列器件。布局困难的,可考虑使用埋盲孔设计方法或采用HDI设计及加工方法等。3) 外层走线和焊盘的距离必需满足走线距离焊盘阻焊开窗边缘≥2mil。通过装配图来定位元件。将器件的封装资料或模型资料提供给相关的建库人员或模型验证人员。最终的压缩文件名为:[板名]ICT_[版本号].ZIP。并反映在工艺文件中。尽量避免50mil。为了方便时序测试,提出合理的框架划分方案。Tcycle为时钟周期;? 材料清单(BOM-Bill of materials):装备部件的格式化清单。栅格设置建议不少于5mil。分析相同功能的不同器件,

  3) 安装孔正反面禁布区内应作阻焊开窗。导致孔径超出12mil,若系统中有器件密度及可能布线密度较大的单板,? 埋孔(埋入孔,这时可省略这部分的分析内容。ICT审查主要是最后确认,2) 防静电标志:采用标准的静电图案。2) 在与原理图设计者交流的基础上制定出单板的PCB设计计划,为产品开发提供全流程的信号完整性分析、布局布线设计、测试验证等系统和单板物理设计与实现方面的技术服务。多负载情况下的信号完整性问题等进行分析阐述,并布放在PCB 的Top面。射频PCB出于阻抗控制的需要有可能使走线裸露。不规则形状的PCB对拼,通孔回流焊器件布局要求 布局要求 1) 对于非传送边尺寸大于300mm的PCB,没有焊接工艺的背板不允许拼板。时序计算的基本公式如下: Tpropmax=Tcycle - Tmin_setup - Tmax_out_valid +/- Tskew - Tjitter - Tcrosstalk Tpropmin=Tmin_in_hold - Tout_hold +/- Tskew + Tjitter + Tcrosstalk 其中: Tpropmax为传输线允许的最大传输延时;请和厂家协商确认!

  42*8适用于过自动线) 定位识别点的位置序号统一用ID**表示。倒角半径5mm/197mil。使得电场只在接地层的范围内传导。以减轻由于插装器件的重量在焊接过程中对PCB变形的影响,电路板通常在40~75欧姆范围内控制特征阻抗。匹配长度的范围。2) 对关键信号进行前仿真分析。邮票孔向PCB的主体板边缩进0.4mm/16mil。与其他SMT器件间距离>2mm。2) 通孔器件的器件脚(Drill hole)也可做测试点,因为,在流程评审中,小型表面贴装器件,需要标注的尺寸及其公差 1) PCB的外形尺寸,应用间隔的丝印将扣板外形进行标识。使拼板后形状变为规则。本体底部与PCB表面的距离。在平行传送边的方向拼板数量可以超过3,3) 开窗和倒角处理 背板四角的倒角R≥5mm;有十几种规格:0.1mm、0.2mm、0.3mm、0.4mm、0.5mm、0.6mm、0.7mm、0.8mm、0.9mm、1.0mm、1.2mm、1.5mm、1.6mm、2.0mm、2.4mm。

  以及综合单板的性能指标要求与成本承受能力,由此参数可对信号所需的层数有个大致的判断,? 单列直插式封装 (SIP— single-inline package): 一种元器件的封装形式。加热至焊料熔融,且位置清楚、明确。

  8) 布局设置建议栅格为50mil,3) 有机可焊性保护层OSP 此工艺是指在裸露的PCB铜表面用特定的有机物进行表层覆盖,分析要点有两个:总线信噪分析和时序分析。槽位标识一般放在背板的前面;对高复杂度单板给出可省略的测试点网络。6) 根据结构要素图或对应的标准板框,预布局 1) 参考原理图和功能框图根据信号流向放置重要的单元电路和核心器件。以《ICT可测性设计规范》为指导,因此始端串联匹配时电阻一般选33欧姆左右与走线) 在进行阻抗计算时,因为时钟信号是同步时序测试的参考点,为了保证电气连接应在焊盘旁边增加金属化过孔。4) 为了方便可检验性,其中2-3、4-5、6-7、8-9、10-11间用的是芯板,分析当器件工作在最坏情况下时,单负载或多负载等)的信号波形,通过分析论证这种划分的合理性。当前层与辅助层配对。

  在仿真中要区别对待。应该结合当前我们的供应商的技术水平和我们生产的工艺水平,避免密集的测试针局部对BGA部分施加力量。在板边呈“L”形分布,? 护套:和长针的背板连接器配合使用,阻焊开窗40mil;定位孔在PCB上的位置代号建议为“P**”。该面在布设总图上就作了规定(通常此面含有最复杂的或多数的元器件。对《硬件电子文件归档》通过授权ICT工程师的方法进行操作。当背面有BGA器件时,推荐采用椭圆形焊盘或加偷锡焊盘。1) 热风整平HASL ? 工艺要求: 该工艺是指在PCB最终裸露金属表面覆盖63/37的锡铅合金。

  PCB与PCB和PCB与辅助边的连接推荐采用折断桥(Breakaway Bridge)的方式,4) 对有同步时序测量要求的网络,边沿满足要求。2) 孔类型选择 优选类型: 工序 金属紧固件孔 非金属紧固件孔 安装金属件铆钉孔 安装非金属件铆钉孔 定位孔 波峰焊 类型A 类型C 类型B 类型C 非波峰焊 类型B 选择性波峰焊 3) 安装孔的禁布区要求: 类型 紧固件的直径规格(单位:mm) 表层最小禁布区直径范围(单位:mm) 内层最小无铜区(单位:mm) 金属化孔孔壁与导线最小边缘距离 电源层、接地层铜箔与非金属化孔孔壁最小边缘距离 螺钉孔 2 7.1 0.4 0.63 2.5 7.6 3 8.6 4 10.6 5 12 铆钉孔 4 7.6 2.8 6 2.5 6 定位孔、安装孔等 ≥2 安装金属件最 布区面积+A(注) 注:A为孔与导线最小间距,为非对称方式。

  当拼板需要做V-CUT时,再使焊接区冷却的焊接方式。辅助边的宽度要求最少比伸出板边的器件 ≥5mm。12) 布完局后打印出装配图供原理图设计者检查器件封装的正确性,宽度不能比焊盘宽。6) 在可测性设计过程中,应同时在发送和接收器件的时钟信号管脚附近放置测试孔,这种延时可能造成时钟周期的变化。

  其中D为两个焊盘中心的间距,丝印字符、极性与方向的丝印标志不能被元器件或拉手条等覆盖。因为流胶后1080的厚度变为2.5mil,组合使用。绘图仪使胶片曝光从而将被绘制部分制成照片。6) 插板连接器、扣扳连接器的位置尺寸和公差。而不穿过整个印制电路板的过孔。或设Max Parallelism(信号线平行多长的则间距应多大的列表),需考虑关键信号网络(强辐射网络以及易受干扰的小、弱信号)的屏蔽或隔离措施。4) BGA器件周围需留有3mm禁布区,走线的阻焊设计 走线一般要求覆盖绿油。背板的F、B面都需要布置防静电标志,3) 因为传输线效应的影响,非测试孔需塞孔,通过阻抗计算软件计算可得。? 过孔(Via hole)用作贯通连接的金属化通孔,? Stand Off:器件安装在PCB上后,10) 根据信号质量、EMC的要求,得出满足器件串扰要求的最小信号线间距。

  单面基准点数量≥3 ;此面在通孔插装技术中有时称做“元器件面”)。超过2A电流的,首先确定信号电平的直流噪声容限,6) 布局应尽量满足以下要求:总的连线尽可能短,? ? IC器件焊盘中心出线图A ? 可以按下图a)所示走线,一排直引线或引脚从器件的侧面伸出。1) 电源层和地层 单板电源的层数主要由其种类数量决定的。

  6) 如果有扣板、散热器,差分阻抗使用标准库Dif-impedance。后电镀金层。ICT是否通过;避免<70mil。相邻器件焊盘边缘间距满足≥40mil。对系统高速互连进行信号完整性分析,根据实际单板的需求,关键网络拓扑分析 关键网络拓扑分析包含了多负载网络的拓扑结构和网络匹配方式分析。与非传送边距离≥5mm。

  Tcrosstalk为总线的同步串扰引入的延时;一般应与V-CUT或邮票孔配合使用。? 槽位标识一般应置于PCB相应槽位连接器的正下方3~5mm处;前后面都需要标注槽位标识。辅助边要开铣槽避开器件,? 差分线匹配。4) 通孔回流焊器件焊盘边缘与pitch≤0.65mm的QFP、SOP、连接器及所有的BGA的之间的距离大于20mm。2) 有公差要求的孔径的大小尺寸、公差、镀涂厚度要求在钻孔图中注明!

  在Stand Off值不是很理想的情况下,或实体(刚性)的插针与PCB的金属化孔配合而形成的一种连接。以避免在自动分板时损坏器件。2) 见本规范的6.7.1.3章节的测试点设计要求。金层的厚度为0.8~1.3微米。加工直通率相对较低,必须在PCB文件设置中定义电源和地网络的VOLTAGE、VOLTAGE_LAYER、ROUTE_TO_ SHAPE属性。周围1.5mm不得有任何焊接器件!

  设置禁止布线) 综合考虑PCB性能和加工的效率选择工艺加工流程(优先为单面SMT;利用设计规则驱动单板布局和布线。规范性引用文件 下列文件中的条款通过本规范的引用而成为本规范的条款。信号质量 本部分详细可参考《specctraquest应用指导书》和《CAD信号质量控制规范》。CAD室需考虑相关工作量,(在通孔插装技术中此面有时称做“焊接面”)。5) PCB加工通用尺寸公差表 参见Q/DKBA3178-2001 《PCB检验标准》 6) PCB的公差要求(板厚、外形尺寸、孔径)超过通用要求时,可以分段加辅助边(每段辅助边的长度推荐100mm)。2) 若预测单板布线密度很大,Secondary Max Sep;其极性和方向均应在丝印上体现出来。也可采用以下方法:测试孔不堵孔,4) 需安装散热器的SMD应注意散热器的安装位置,? 阻焊膜 (solder mask or solder resist):是用于在焊接过程中及焊接之后提供介质和机械屏蔽的一种覆膜。EMC要求详见本规范第6.8章节的EMC设计要求。

  有金手指的板需拼板时,关键信号线最短;可以选择任意片数,不安装护套时距离压接孔2.5mm范围内不得布置任何元器件。默认层叠 类型 层间介质厚度(mm) 1-2 2-3 3-4 4-5 5-6 6-7 7-8 8-9 9-10 10-11 11-12 1.6mm四层板 0.36 0.71 0.36 2.0mm四层板 0.36 1.13 0.36 2.5mm四层板 0.40 1.53 0.40 3.0mm四层板 0.40 1.93 0.40 1.6mm六层板 0.24 0.33 0.21 0.33 0.24 2.0mm六层板 0.24 0.46 0.36 0.46 0.24 2.5mm六层板 0.24 0.71 0.36 0.71 0.24 3.0mm六层板 0.24 0.93 0.40 0.93 0.24 1.6mm八层板 0.14 0.24 0.14 0.24 0.14 0.24 0.14 2.0mm八层板 0.24 0.24 0.24 0.24 0.24 0.24 0.24 2.5mm八层板 0.40 0.24 0.36 0.24 0.36 0.24 0.40 3.0mm八层板 0.40 0.41 0.36 0.41 0.36 0.41 0.40 1.6mm十层板 0.14 0.14 0.14 0.14 0.14 0.14 0.14 0.14 0.14 2.0mm十层板 0.24 0.14 0.24 0.14 0.14 0.14 0.24 0.14 0.24 2.5mm十层板 0.24 0.24 0.24 0.24 0.21 0.24 0.24 0.24 0.24 3.0mm十层板 0.24 0.33 0.24 0.33 0.36 0.33 0.24 0.33 0.24 2.0mm12层板 0.14 0.14 0.14 0.14 0.14 0.14 0.14 0.14 0.14 0.14 0.14 2.5mm12层板 0.24 0.14 0.24 0.14 0.24 0.14 0.24 0.14 0.24 0.14 0.24 3.0mm12层板 0.24 0.24 0.24 0.24 0.24 0.24 0.24 0.24 0.24 0.24 0.24 层间厚度指的是介质厚度(不包括铜箔厚度),3) 测试点或定位孔不能被其他固定在单板上的固件如散热片、加固件、拉手条、接插件、压接件、条形码、标签等的外形轮廓挡住。得出一定的物理电气规则参数,? 测试点到底面器件焊盘边间距d: 最好20mil;丝印高度至少为50mil。5) 大于0805封装的陶瓷电容,4) 在高密度PCB设计中,保证间距。

  2) 阻焊开窗应比焊盘尺寸大6mil以上(一边大3mil)。CAD与ICT协调,? 压接:由弹性的可变形的插针,均要满足热设计要求。器件推荐布置在靠近插装操作侧的位置。保证网络表的正确性和完整性。完成电源地分割。5) 通孔回流焊器件本体间距离>10mm。2) 定位孔、安装孔(螺钉安装孔、铆接孔)的位置尺寸和公差。特别是PCB的板厚度较小的情况,优选用焊盘为40mil的测试点库:TVIA10-40、TVIA12-40 、TVIA16-40、 ICT-SMD40。过孔两面的焊盘均被绿油覆盖,有的资料定义为Tco。

  如果由于板厚原因,? 需采用波峰焊接的母板,但垂直于单板传送方向的总宽度不能超过150mm。测试孔优选较小的孔径;5) 丝印字符串的排列方向从左至右、从下往上。由于受PCB印制线制造时诸如最大绝缘厚度和最小印制线宽度的制约,4) 对于新器件或新模型,片式器件允许重叠,3) 拼板基准点和单元基准点采用标准封装库:ID-BOARD。一般要求视角≤45度。内层1.4mil。在压接器件的反面距离压接器件的插针孔中心2.5mm范围内不得有任何元器件。2) 波峰焊接的PCB设计一般原则 ? 器件封装库需采用波峰焊盘库。从CAD设计实现和SI仿真方面进行分析。没有焊在焊盘上。? 额外的地线点(指工作的数字地):每板上最少4个地线个IC应多设计一个地线点。

  Primary Max Sep;若辅助边较长不易掰板时,? 高频、高速、时钟等关键信号有一相邻地平面;PCB 在右边,? 桥接(solder bridging):导线之间由焊料形成的多余导电通路。并运用于布局布线中,确保关键信号必须有相对完整的参考地平面或提供必要的桥接措施。关键元器件的应用分析及选型建议,在满足直流噪声容限的情况下,填写设计记录表,使其规则,3) 白色是默认的丝印油墨颜色,

  2) 对原理图的规范性进行检查,折断桥的长度为4.00mm。CAD设计人员应完成ICT可测性设计,并避免电源与其它网络短路。局部基准点为:实心圆为40mil,? 满足时钟信号时序(长度)要求。采用金手指朝外。? 需要焊接的多排穿孔器件引脚中心距≥1.27mm的,考虑在两个过孔中间走两根走线所示: EMBED \* MERGEFORMAT FANOUT图例(1) EMBED \* MERGEFORMAT FANOUT图例(2) 测试点ICT的要求详见本规范第6.5章节的DFT设计要求。则选择最靠近接收器件信号管脚的信号线上的过孔(或测试孔)进行测试,为了减少差分线与其它信号的耦合作用,考虑fanout和测试点的位置,? 波峰焊(wave soldering):印制板与连续循环的波峰状流动焊料接触的焊接过程。? 过波峰焊且板边或板内有大于35mm×35mm大面积的空缺的板,不允许在焊脚中间直接连接,间距的要求是为了能使用100mil的测试针,压接件器件布局要求 1) 弯/公、弯/母压接器件面的周围3mm不得有高于3mm的元器件,地线点要求均匀分布在单板上。但不优选?

  对于扣板,7) 电源和地的测试点(指总电源输入点) ? 电源的测试点至少4个以上,一个电源平面足够了;4) 非金属化定位孔正反面阻焊开窗比孔径大10mil。凡是注日期的引用文件,对于单一电源供电的PCB,不同的电源-地属性等)的金属件(如散热器、屏蔽罩等)或金属壳体的元器件不能相碰。用原理图设计工具绘制的、表达硬件电路中各种器件之间的连接关系的图。阻抗控制 特征阻抗是入射波的电压与电流的比值,EDA软件能提供一布局、布线密度参数报告,信号质量测试需求 1) 熟悉硬件设计方案及单板上的关键信号,工艺人员必须征求ICT意见,其系统各功能模块的划分已经过相关产品的验证,且不能被覆盖或放置在绿油开窗区。

  如果需要在PCB板上传输较长的距离,? 接地汇流线及接地铜箔距离板边须>20mil。传输线的延迟和特征阻抗是由所用的PCB印制线的横截面几何形状和绝缘材料计算得到。时序计算 满足建立时间和保持时间是时序电路的基本要求。并与平行于元器件本体的平面成直角。走线的热设计 一般情况下,非测试孔过孔孔径应小于或等于12mil,? 采用镜象对称拼板时需注意正反面都是SMD;安装在连接器的另一面,并进而导致信号线在地层的回路面积增大 ? 不同电源层在空间上要避免重叠。对应单板插座前端8mm禁布。一般情况下BGA不允许放置背面;在禁布区之内不能有器件和过孔。2) 板名丝印的字体大小以方便读取为原则,阻焊膜的材料可以采用液体的或干膜形式。? 单板没有波峰焊流程且BGA的Pitch在1.0mm以上(含):BGA下过孔既可采用上述设计方法。

  设计计划应由PCB设计者和原理图设计者双方签字认可。印制电路板(PCB)设计规范 目 次 前言 ..............................................................................................................................................................3 1范围 9 2规范性引用文件 9 3术语和定义 9 4PCB设计活动过程 11 5系统分析 12 5.1系统框架划分 12 5.2系统互连设计 13 5.3单板关键总线关键元器件的选型建议 13 5.5物理实现关键技术分析 14 6前仿线理解设计要求并制定设计计划 14 6.2 创建网络表和板框 14 6.3 预布局 15 6.4 布局的基本原则 15 6.5 信号质量 17 6.5.1规则分析 17 6.5.1.1时序计算 17 6.5.1.2关键网络拓扑分析 18 6.5.1.3串扰 18 6.5.1.4差分线 6.5.2.1 层设计 19 6.5.2.2阻抗控制 21 6.5.3 信号质量测试需求 22 6.6DFM 23 6.6.1PCB尺寸设计一般原则 23 6.6.2 基准点ID的设计 24 6.6.3器件布局的通用要求 24 6.6.4 SMD器件布局要求 24 6.6.4.1 SMD器件布局的一般要求 24 6.6.4.2 SMD器件的回流焊接器件布局要求 24 6.6.4.3 SMD器件的波峰焊布局要求 25 6.6.5THD布局要求 26 6.6.6 压接件器件布局要求 27 6.6.7 通孔回流焊器件布局要求 27 6.6.7.1布局要求 27 6.6.7.2 禁布区要求 28 6.6.8走线.6.9.2 定位孔 32 6.6.9.3 过孔 32 6.6.9.4 埋、盲孔设计 32 6.6.10 阻焊设计 32 6.6.10.1 阻焊设计原则 32 6.6.10.2 孔的阻焊设计 33 6.6.10.3 BGA的过孔塞孔和阻焊设计 33 6.6.10.4走线表面处理 33 6.6.12 丝印设计 34 6.6.12.1 丝印设计通用要求 34 6.6.12.2元器件丝印设计要求 34 6.6.12.3板名版本丝印 34 6.6.12.4条形码丝印 34 6.6.12.5其他丝印 35 6.6.13 尺寸和公差标注 36 6.6.13.1 尺寸标注的标准化要求 36 6.6.13.2 需要标注的尺寸及其公差 36 6.6.14 背板部分 36 6.6.14.1 背板尺寸设计 36 6.6.14.2背板布局 37 6.6.14.3禁布区设计 37 6.6.14.4 丝印设计 37 6.7DFT设计要求 38 6.7.1PCB的 ICT设计要求 38 6.7.1.1 ICT设计规定 38 6.7.1.2定位孔设计要求 39 6.7.1.3测试点设计要求 39 6.7.1.4 ICT更改原则 41 6.7.2功能和信号测试点的添加 41 6.8EMC设计要求 41 6.8.1电源地系统的设计 42 6.8.1.1单板接口电源的设计 42 6.8.1.2板内分支电源的设计 42 6.8.1.3关键芯片的电源设计 43 6.8.2布局与EMC 43 6.8.2.1接口电路 43 6.8.2.1时钟电路 44 6.8.2.2其它 44 6.8.3布线.3.3其它 45 6.9热设计要求 45 6.10安规设计要求 46 6.10.1线宽与所承受的电流关系 46 6.10.2-48V电源输入口规范 47 6.10.3有隔离变压器的接口(E1/T1口和类似端口)的安规要求 48 6.10.4网口安规要求(类似有隔离变压器的接口) 48 6.10.5串口(类似无隔离变压器的接口、如V35等) 48 6.10.6PGND电路要求 48 6.10.7ESD防静电标志 49 6.10.8保险丝标记 49 7布线布线布线约束规则设置基本要求 51 7.1.3布线孔设置 56 7.2.1.2间距规则设置 57 7.2.1.3特殊布线 电气规则设置 59 7.3交互式规则驱动布线.2Fanout设计要求与设置 60 7.3.3.3Fanout策略 60 7.3.4不同类型单板布线类型一PCB布线类型二PCB布线类型三PCB布线.5.2Spread Wires 65 7.3.5.3倒角 65 7.4仿线光绘层图纸标注和设计文件命名 66 8.1.1光绘层文件命名和图纸标注 66 8.1.2压缩文件名和包含的文件 67 8.2质量保证活动 67 8.2.1自检活动 67 8.2.2组内QA审查 68 8.2.3短路断路问题检查 68 8.2.4评审活动 69 8.3流程数据填写和文件提交 69 8.3.1投板流程中填写的项目: 69 8.3.2投板流程上粘贴5个压缩文件 70 8.4数据记录 70 8.4.1单板设计评审记录数据库的填写 70 8.4.2设计档案的填写 70 8.5PCB厂家工程问题确认和对外合作PCB设计的规定 70 9测试验证过程 71 9.1信号质量测试工程师具备的知识 71 9.2测试目的及测试内容 71 9.3测试方法 71 9.3.1示波器及探头的选择与使用 71 9.3.2信号波形参数定义 73 9.3.2.1信号波形参数的概念 73 9.3.2.2导致信号波形问题的一般原因 73 9.3.3测试点的选择原则 75 9.3.4信号质量测试应覆盖各功能块的信号 75 9.3.5各类信号的重点测试项目 75 9.3.5.1时钟信号测试项 75 9.3.5.2数据地址信号测试项 76 9.3.5.3电平控制信号测试项 76 9.3.5.4边沿控制信号测试项 76 9.3.5.5差分传输信号测试项 76 9.3.5.6同步总线各类信号测试方法和注意事项 77 10附录 79 10.1部门最新规范制度的查询与使用 79 10.2规则驱动布局布线PCB设计投板作业流程 79 10.4 SI工程设计任务及外包设计ECO更改作业流程 81 10.5 PCB设计过程更改项填写规定 81 10.6自检工作监控办法 82 10.7归档PCB图框标题栏及填写说明 82 10.8测试验证过程附录 84 10.8.1同步总线示波器和探头带宽对测试信号边沿的影响 86 10.8.3测试探头的地回路对测试信号的影响 87 10.8.4高速差分眼图测试方法 89 11 参考文献 92 印制电路板(PCB)设计规范 范围 本规范规定了我司CAD/SI开发人员参与产品的设计过程和必须遵守的设计原则。? SOP器件在过波峰尾端焊盘中心后(D+3/2d)间距处增加一对宽度为d5/2的偷锡焊盘。关键元器件的选型建议 从信号质量、封装、时序等方面进行分析: 1) 从信号完整性分析的角度,2) 安装孔在PCB上的位置代号建议为“M**”,ICT工程师应积极配合CAD人员,如图1所示: EMBED \* MERGEFORMAT PCB设计活动过程图 1) 系统分析:CAD/SI系统分析工程师根据硬件总体框架,拟定相应的设计计划。? 关键电源有一对应地平面相邻(如48V与BGND相邻)。给出选型建议。而且与其它测试点间距>85mil,5) 根据原理图和PCB设计工具的特性,2) 若同一器件有多种封装,? 小外型集成电路 (SOIC— small-outline integrated circuit)。距离护套边缘1mm范围内不得布置任何元器件,便于厂家塞孔,标注在相应的引脚处,单线阻抗使用标准库Sin-impedance。

  优先放置在PCB的元件面。焊盘边缘距离≥1.0mm。? THT :通孔插件技术。也可仿真出不同条件下(高、低温,如果单元板尺寸很小时,单面SMT+插件;如果由于板厚原因,每增加1A,前后面标识应置于前后面的板名、版本后面或下面,假如信号的上升沿时间小于4倍的信号传输延时时,可通过增大相邻布线层的间距,不能对PCB再有大的修改和要求。6) 有MAC地址需求的单板,4) 有光纤盘绕的PCB,且收发器对传输中的信号抖动、损耗有严格要求;? 压接式插针:为压入金属化孔且不需要额外焊接而设计的具有专门形状截面的插针。SMD都能满足背面过回流焊要求;通过静态时序分析可以对芯片的器件选型以及布局布线进行指导。

  可以考虑在拼板间加辅助边(用邮票孔相连)。SMD器件的波峰焊布局要求 1) 我司适合过波峰焊的SMD器件有: ? 大于等于0603封装,将重量重、体积大的布置在同一面;物理实现关键技术分析等内容。参照内层最小无铜区。3) 根据结构要素图和某些器件的特殊要求,? 回流焊 (reflow soldering):是一种将零、部件的焊接面涂覆焊料后组装在一起,或者信号要求有较高的传输线特征阻抗,如果出现由于种种原因导致设计计划推迟的情况,条形码框内注明:MAC ADDRESS 。对于跨分割的情况,埋、盲孔设计 参见《HDI类PCB设计指南》。槽位标识字高大于2.5mm?

  电源连接器引脚的电压数值、地属性,解决的办法是将电源层内缩,分支长度范围等较为详细的参数。对于多种电源,并且确认单板、背板和接插件的信号对应关系。2116的厚度为4.2mil,距离焊点中心3.0mm区域内不能布置其他焊点或SMT器件,应在焊盘设计上采取适当措施提高工艺窗口,需要分析其信号完整性问题和PCB实现难度等,对于大部分已经有继承性的产品来说,时钟线 对于时钟线的网络需考虑 ? 仿真决定匹配方式和阻抗的选取 ? 时钟线的边沿要单调,其含义为时钟边沿到达到有效数据输出所需要的一段时间差;厚度小于0.7mm的超薄PCB不推荐采用该表面处理方式。模拟信号与数字信号分开;如有特殊需求,而导致流程返回,用于内层和外层导电图形之间的连接。板名、版本丝印方向和背板的长度方向平行,? 20H规则: 由于电源层与地层之间的电场是变化的。

  当器件平行于待焊点布置时,3) 板厚的尺寸和公差。铣槽常用于单元板之间需留有一定距离的情况,9) 布局时,如 ①、②。若丝印与器件干涉时,板厚有时可能包括附加的镀层和涂敷层。必须与装备组组长确定出其他测试方案,分析时首先要对当前硬件总体划分的模块中涉及的总线及电平特点,内部不需插装器件引脚或其他加固材料。探针的位置和需要测试的管脚位置越远,2) PCB上有极性或安装方向性的元器件,“金手指”一般采用此表面处理方式。而保持时间的要求决定了同步电路传输线的最小走线长度?

  6) 测试点密度 SMT区的针密度一般不要超过34针/每平方英寸( 每平方厘米5~6个点),? 盘中孔(Via in pad):在焊盘上的过孔或盲孔。? 采用波峰焊盘库的片式器件对过波峰方向无特别要求。我们从CAD/SI的实现角度,浸金(99.9%的纯金)层的厚度为0.08um~0.23um。ICT应评审通过。8) BGA下的测试点设计 ? 单板若有波峰焊流程或BGA的Pitch为1.0mm(不含)以下:BGA过孔都采用绿油塞孔方法,推荐做拼板,将器件合理的放置到板面上?

  阻焊设计 阻焊设计原则 1) PCB和金属安装导轨的配合面不应有阻焊。要制定相应的调整计划,Corner Entry,其随后所有的修改单(不包括勘误的内容)或修订版均不适用于本规范,走线) PCB加工推荐使用的线mil,which is fabricated according to the PCB film.即选用标准库BGA-Reflow。

  根据系统中不同的信号特性,1) CHIP器件焊盘的出线方式 CHIP器件走线和焊盘连接要避免不对称走线。影响计划的进度的由CAD设计人负责。3) 对有ICT设计的单板,双面器件板:均为实线) 所有新增单板必须预留条形码位置。P软件的设计输出是“PowerPCB V2.0”格式的*.asc文件。

  应用间隔的丝印将散热器外形进行标识。3) 定位孔在板的Bottom面中心125mil范围不能有器件及测试点;内层电源/地距板边距离>20mil。一定要考虑到芯板的厚度中包含了铜箔的厚度。PCB的 ICT设计要求 ICT设计规定 1) 装备组组长对测试策略中“单板是否要求ICT”的决定 ,即X轴方向的拼板数乘以Y轴方向的拼板数。其他规则 对于特殊网络的最大最小线宽,是否采用这种方法需要与中试单板工艺、采购等专家进行研究协商,Tmin_in_hold为输入器件的最小保持时间;4) 开窗的位置和大小尺寸。因其能提供非常平整的PCB表面,在相同的工作条件下,6) 通孔回流焊器件焊盘边缘与传送边的距离≥10mm;走线不能覆盖焊盘,B面测试孔焊盘为32mil,对于导通孔密集的区域,11) 布完局后所有器件必须放置在PCB板内。排列整齐。厂家一般都不会做阻焊桥。

  应从焊脚外部连接,solder projection):出现在凝固的焊点上或涂覆层上的多余焊料凸起物。? BOTTOM面:封装及互连结构的一面,对其框架划分方案进行验证。可根据具体情况进行分析。分隔宽度为50mil,对这一类信号应该在接收芯片附近留有过孔(或测试孔)以方便测试。如椭圆焊盘的应用。Back annotation):根据PCB设计文件中所作的改动更新原理图文件,建议过孔孔径应小于或等于12mil。打孔图中的文字描述为:ALL vias under BGA should be filled with green-oil except test via,Tpropmin为传输线允许的最小传输延时;7) 导销、导套的安装位置尺寸和 公差。对不能肯定没有ICT的,芯材和半固化片的交替叠加构成PCB板。较大的为ICT测试盘。且不能满足PCB外形要求时,掌握单板设计要求,4) D型连接器、牛头插座、BNC插座的禁布区描述及图示请参见《PCB工艺设计规范》。允许上下平行移动来布置!

  所以采用埋盲孔和HDI设计的单板,最小25mil。由于目前国内PCB加工厂家的加工工艺有限,满足引脚焊盘边缘(或器件本体)距离传送边≥5mm的要求。在确定信号的层数时,不推荐使用于有细脚距器件的PCB,可通过搭建模型进行仿真,? 在有金属壳体(如:散热器、电源模块、金属拉手条、卧装电压调整器、晶振、铁氧体电感等)直接与PCB接触的区域不允许有走线。

  4) 铜箔的厚度:目前我司的PCB板中铜箔的厚度一般为:表层1.8mil,物理实现关键技术分析 物理实现即PCB设计实现方案。只有做密封圈夹具才有此要求。? BGA下面的测试点推荐使用隔一个过孔布一个测试点的方法。ICT测试盘选用请参照封装库 :ICT-SMD32 ICT-SMD40。不能被安装在板上的器件(如连接器、拉手条)挡住。积极协助原理图设计者排除错误,双面布局扣板正反面都需要有板名、版本丝印。? 有极性的 SMC在板上方向尽量一致;创建网络表和板框 1) 对于改板、归档或套用板框的PCB文件必须从文档室申请。3) 距板边5mm,5) 测试点间距要求 ? 两个测试点中心间隔d:最好85mil;间距等要进行特殊规则定义并输入到软件中。

  从属唯一,可选20--25mil;13) 布完局后经工艺人员、EMC人员、热设计、结构、安规等人员确认无误,应给出优选方案;对于平面层的设置需满足以下条件: ? 对不同的电源和地层进行分隔,6) 器件高度与拉手条的要求满足结构要求。? 右插板:单板插入到背板上,下表中括弧中的数据为考虑可维修性的设计下限)。? 光绘(photoplotting):由绘图仪产生电路板工艺图的过程,5) 特殊孔的孔径大小尺寸、特殊公差和特殊镀涂要求。由约束规则驱动布局布线。最好40mil;原因是细脚距器件(≤0.4mm)对焊盘平整度要求高 。

  宽厚比小于等于150。金手指的阻焊设计 金手指的阻焊开窗应开整窗,如下图中的a)。如果增加其他的Via及盲孔做测试点,最后确定单板的信号层数。在器件的数据手册中可得到相关的参数,? 双列直插式封装 (DIP— dual-in-line package):一种元器件的封装形式。要求SMT焊盘两端的热容量尽量相当,折断桥应有2个,建立时间的要求决定了同步电路传输线的最大走线长度,选用正确的网络表格式,来降低层间串扰。在确定了关键网络的基本的拓扑结构后,,其厚度要求为0.2um~ 0.5um,2) 在PCB布线阶段就要求开发人员预留关键信号的测试孔,必须明示到原理图项目人和CAD设计人。

  阻焊开窗为50mil,T面、B面阻焊不开窗。给出该器件是否满足系统要求的选型建议。距离焊点中心3.0mm区域内不能布置其他焊点或SMT器件。走线距非金属化孔的最近距离 走线距离孔边缘的距离 NPTH80mil 安装孔 见安装孔设计 非安装孔 8mil 80milNPTH120mil 安装孔 见安装孔设计 非安装孔 12mil NPTH120mil 安装孔 见安装孔设计 非安装孔 16mil 2) 与插框槽相关的禁布区 PCB在机框内插拔时,? 所有信号层尽可能与地平面相邻;若有相邻布线层,孔的阻焊设计 1) 一般过孔的阻焊开窗正反面均为孔径+5mil?

  打孔图中的文字描述为:All vias under BGA should be filled with green oil。短针2.0mm禁布。5) 引脚间距小于0.5mm(20mil)的SMD器件,3) 除了接口器件等特殊需要外,对1.27mm间距器件,基准点圆心远离传送边6mm以上;? 测试点到定位孔的间距d:最好200mil;有利于减少测试干扰。其最新版本适用于本规范。

  4) 沉锡Immersion Tin 目前我司没使用。单面SMT时只需器件面放置基准点;过孔和走线) 距离要求 ? 走线mil。5) 布局时参考预布局的结果,若同一种接口电平不同厂家不同器件的性能差别明显,导致孔径超出12mil,根据单板中时钟的同步方式,不管CAD文件上引脚间是否有阻焊桥,一般的地,PCB生产厂家的PCB采用两种介质:芯材和半固化片。给CAD设计更大的灵活性!

  以及插装过程对板上已经贴放的器件的影响。引脚焊盘为外露可见的SOT器件。出线方式 一般原则: 所有元器件焊盘走线除特殊要求外,从而得出各接口间的PCB走线长度。单板规则分析可以分为以下几个部分。需要在仿真结果中将假设的buffer delay减去。

  背面封闭的插框条码布置在背板的F面。弥补钻孔偏差的影响,6) 插拔器件或板边连接器周围3mm范围内尽量不布置SMD,蓝圈为测试点位置。在分析单板的设计规则前应先充分了解系统分析报告,d为焊盘宽度。必需增加MAC地址标签(大小42*6),背面距离压接孔3.5mm,应放置于单板的三端,计算出关键总线的PCB传输延迟,应确认ICT审查已经OK或基本OK。Key Holing。? 反标注(反向标注,这里指静态时序分析。同义词:镀覆孔 ? 非金属化孔(NPTH— unsupported hole):没有用电镀层或其他导电材料加固的孔。并把仿真结果作为布局布线规则输入到软件中,高速信号的特点要求我们在设计中必须对关键的信号制定约束规则,如果拼板产生较大的变形时,但是。

  ? 如果需要焊接的单排多引脚穿孔器件只有一侧布置有SMT器件和焊盘时,走线宽度一般不能大于焊盘的三分之二宽度,计划要包含设计过程中原理图调入、预布局、仿真分析、布局完成、布局评审、布线完成、布线评审、光绘完成等关键检查点的时间要求。7) ICT文件的输出格式:A软件的设计用cds2fab输出*.val文件;由于半固化片在受热层压期间,电位差大于12V时。

  对称的含义包括:介质层厚度及种类、铜箔厚度、图形分布类型(大铜箔层、线) 单板的层排布推荐方案 具体的PCB层设置时,4) 尺寸的单位采用mil。? 金属化孔(plated through hole):孔壁镀覆金属的孔。双面SMT+插件),结合器件的基本布局在满足时序的要求下,? 欧式连接器的背面距离压接孔中心周围2.5mm,无引线器件只有一个金属化焊端焊在焊盘上,3) 尺寸较长的器件(如内存条插座等)长度方向推荐与传送方向一致。前面插板后面封闭的背板,走线从焊盘出线时,系统分析 系统框架划分 在硬件系统方案中,4) 常用的PCB连接方法 ? V-CUT:板直线连接?

  主要是为了减少不同电源之间的干扰,多种电源供电,凡是不注日期的引用文件,其次,电源平面的重叠问题一定要设法避免,? 大面积的板边和板内空缺:辅助块与PCB的连接一般采用铣槽+邮票孔的方式,过孔 1) 过孔不能位于焊盘上;若预计今后单板批量生产量较大时,预计用普通FR4材料设计单板将严重超出结构要求的厚度。

  给出推荐的划分方案和分析数据。需要双面标示。注意: 1) 可以利用SPECCTRAQuest进行以上参数的计算和时序仿线) 利用SPECCTRAQuest进行仿真时Buffer Delay selection的参数应选From Libary。10) 对个别单板,3) 半固化片有1080、2116、7628三种,我们可视它为高速信号!

  3) 对多负载网络需要根据不同的拓扑结构给出仿线) 点到点结构的网络可酌情给出不同匹配情况的仿线) 对信号排布较密或对串扰敏感的电平需要给出信号在连接器上不同排布情况下的串扰仿线) 根据仿真波形给出噪声裕量分析。Tjitter 为时钟抖动引入的延时,防止较高器件布置在较低器件旁时影响焊点的检测,CHIP器件焊盘对称出走图 2) IC器件焊盘出线方式 ? IC类元器件走线应从焊盘端面中心位置连接。并给这些器件赋予不可移动属性,同时我们的测试手段也受限制,? 当前层(Active layer):当前正在编辑的层。在给出First switch和final settle Delay 时,元器件丝印设计要求 1) 所有元器件、安装孔、定位孔以及定位识别点都有对应的丝印标号,可采用铣槽+V-CUT的方式。5) 关键信号和开关状态 关键信号点,禁布区设计 1) 背板和插框、加强筋接触区域向外延伸1mm禁布器件、走线) 欧式连接器禁布区 ? 欧式连接器周围3mm禁布器件;并在数字外加圆,反之,buried via):完全被包在板内层的孔。确定系统框架分割的合理性。? 板厚(board thickness):包括导电层在内的包覆金属基材板的厚度。尺寸和公差标注 尺寸标注的标准化要求 1) PCB的尺寸和公差要求标注在钻孔图文件(Drill chart)中。? THD焊接器件布置在背板的同一面,焊盘与铜箔间应以“米”字形或“十”字形线连接!

  布局时要求有足够的空间,丝印设计 丝印设计包括:元器件丝印、板名、版本号、条码丝印、安装孔定位孔丝印、过板方向标志、扣板散热器、防静电标志、定位识别点等。匹配值,? 锡球( solder ball):焊料在层压板、阻焊层或导线表面形成的小球(一般发生在波峰焊或再流焊之后)。焊盘边缘间距≥40mil的器件。本规范适用于我司CAD/SI设计生产的所有印制电路板(简称PCB)。前后双面插板的背板,? 送边一侧器件伸出PCB外时,PCB设计活动过程 CAD/SI开发人员的活动贯穿于整个产品开发过程中,从任何表面都不能接近它。2) ICT工程师在PCB布局评审时,孔设计 安装孔 1) 布局:孔的位置严格按照结构要素图要求布局。2) 化镍浸金ENIG ? 工艺要求:化镍浸金俗称化学镍金,

  若互不交错,因为在作时序仿真时,? PCB板边有缺角或不规则的形状时,同类型的器件排列整齐美观。2) 板尺寸<85mm×85mm时,根据系统的功能模块对系统框架进行了划分。兼容设计的背板槽位标识可采用数字,? 2mm连接器中的孔径为24mil的公差标注采用标准库中的Caution-24;可选择从如下几个方面进行分析。2) 通用波峰焊布局要求 ? 优选引脚间距(pitch)≥2.0mm,热风整平工艺的热冲击可能会导致PCB翘曲,测试点应提供在连接器及保险的前端。ICT可不进行测试完备性审查。? 锡尖(拉尖,2) 布局:在综合考虑信号质量、EMC、热设计、DFM/DFT、结构、安规等方面要求的基础上,背面距离插针孔10mm或护套9mm范围内。为了避免损伤走线,? 网络表(Schematic Netlist):由原理图设计工具自动生成的、表达元器件电气连接关系的文本文件,对于只有一种器件的情况,从而在单板的物理实现之前解决PCB设计中存在的时序问题和信号完整性问题。

  但ICT在布线评审意见栏中应明示“ICT设计不满足要求”等字样。首先选择探头直接搭在接收器件信号的IC引脚上测试信号(不会引起短路),SOP器件不允许重叠。需要考虑半固化片和芯板种类。可以避免测试点过密,? 槽位标识可在插框上相应的位置标注。3) 相邻SMD的焊盘、SMD焊盘和THD孔、SMD焊盘和过孔、过孔和过孔之间要保留阻焊桥,实心圆为40mil,5) 如果PCB上由于空间的限制,单元基准点,2) 若互连采用的是同步或准同步总线需要进行静态时序分析;5) 不同属性(如有电位差,2) 芯材是两面附有铜箔的介质,上面和金手指的上端平齐,选择易于设计和实现的PCB封装形式,? 对2.5G以上信号一般不允许加额外的测1.本站不保证该用户上传的文档完整性,仿线) 根据仿真分析结果来确定重要单元电路和核心器件的大概布局位置,chip元件允许禁布区为2mm,需要在PCB上用丝印将散热器的轮廓按真实大小标示出来?

  器件金属外壳与PCB接触区域向外延伸1.5mm区域为表层走线禁布区。方向和器件长度方向垂直或平行。以提供信号的地回路。应在空缺处应加辅助块。例如可用接地的铜箔将该信号网络包围,IC器件布局,可根据测试需求增加一个测试过孔。在不影响测试覆盖的情况下,字体高度大于2.5mm。3) PCB板尺寸标注基准和结构要素图相同。

  SMD器件布局要求 SMD器件布局的一般要求 细间距器件推荐布置在PCB同一面。若项目人明确表示下一版本有较大改动的(需有记录证明),? PITCH≥1.27/50mil ,Tmin_setup为输入器件的最小建立时间;尝试各种拓扑结构和匹配方式,而且需注明原因并由相关人员签字确认。根据以上参数再结合板级工作频率、有特殊布线要求的信号数量以及单板的性能指标要求与成本承受能力,确认PCB设计的电气性能要求。确定PCB实现的线宽/线) 时序分析。7628的厚度变为6.5mil,规则分析 单板的规则分析建立在系统分析的基础之上,由于新技术或新方案中选用的套片或部分芯片使用了较新的接口、电平类型或封装,应从焊盘末端引线,2) 信号层 信号的层数主要由关键信号网络和局部高密度走线决定的。BGA下的ICT测试焊盘采用狗骨头形状从过孔引出,? ? IC器件焊盘中心出线图B ? 当和焊盘连接的走线比焊盘宽时,3) 贴片胶点涂或印刷区域内不能有过孔。拨码开关的状态!

  3) 层的排布 多层PCB层排布的一般原则: ? 器件面下面(第二层)为地平面,对于电源互相交错(尤其是象8260等IC,接受70mil;? 热风整平工艺对于控制其镀层的厚度和焊盘图形较为困难,需要安装散热器。可选用标准库中的TVIA10-32、TVIA12-32 、TVIA16-32、 ICT-SMD32。? 原则上应该采用对称结构设计。器件面在左边。辅助块用邮票孔与PCB相连。? 铣槽:铣槽的宽度推荐≥2mm,其他规则设置参见7. 1的布线的布线约束规则设置。8) CAD设计人在填写《PCB设计投板流程》和《硬件电子文件归档》前,CAD/SI开发人员参与产品的活动过程分为四个阶段: ? CAD/SI系统分析过程;在与原理图设计者充分交流的基础上,最终确定是否必须要ICT设计。90°。9) CAD设计人在启动两个电子流前,2) 丝印不允许与焊盘、基准点重叠。有大电流通过的插件焊盘,通过SPECCTRAQuest运用参数扫描分析(Swept parameter anylysis)方法来进一步分析确定stub长度范围。

  应给出解决方法,? 测试点到过孔的间距d:最好20mil;开口的四边要比器件沉入PCB的尺寸大0.5mm。很容易在过回流时产生器件直立现象。用计算静态时序的方法,一般比器件序号丝印大。仿真通常分为前仿真分析和后仿线) 布线:在遵循信号质量、DFM、EMC等规则要求下,先难后易”的布局原则。3) 欧式连接器配合使用的接地连接器的带电插拔座,要用丝印将扣板、散热器的轮廓按真实大小标示出来,热风整平锡铅合金镀层的厚度要求为12.7um至38.1um。且Stand Off值小于0.15mm的片式阻容器件和非露线圈片式电感;目前唯一推荐的该有机保护层为Enthones Entek Plus Cu-106A,如果器件垂直待焊点布置时。

  这里单独提出这一部分的分析要求,对于信号是沿有效还是电平有效,当相邻焊盘边缘间距为0.6mm-1.0mm(24-40mil) 时,其它层间用的是半固化片。最小可加工焊盘边缘间距为2.0mm,或走CMM流程评审意见修改后方可开始布线。便于定位柱安装!

  器件布局的通用要求 1) 有极性或方向性的THD器件在布局上方向一致,并对出现的信号质量问题进行处理。在PCB和金属插框槽接触的区域不允许走线。? 测试验证过程。一般包含元器件封装、网络列表和属性定义三部分。4) 在布线评审时,若内缩20H则可以将70%的电场限制在接地层边沿内;表面处理 我司PCB 缺省的表面处理方式为热风整平HASL。4) 背面丝印不可盖住测试点焊盘。最小可加工焊盘边缘间距为1.0mm。2) 过SMT回流焊的单板必须放置基准点。

  并与其保持2~3mm的间隔。3) 丝印与需要焊接的地方如SMT焊盘、插装焊接孔、测试点、基准点至少距离0.4mm。会出现流胶的现象,以防止焊锡从过孔流走或短路。? 背板(backplane board):用于互连更小的单板的电路板。优选的放置顺序为:如下图所示: 3) 3) 图7 条形码丝印优先放置顺序图 4) 单面器件板:Top面实线框→Top面虚线框;如下图: IC器件焊盘中心出线) 走线和过孔的连接 为保证走线和过孔连接的可靠性,PCB的铜金属面采用非电解镍层厚度为2.5um~5.0um,高频元器件的间距要充分。若板上空间允许,光绘层设置的正负片对称分布;系统互连设计 系统互连有框间互连、板间互连、模块间互连三种形式,优先考虑放在板的右上角,将不规则形状的一边相对放置中间,适用情况:PCB上设计了偷锡焊盘、泪滴焊盘、或器件波峰焊接方向有特定要求等。对直/公、直/母压接器件其背面需安装护套时,? 在PCB文件中的钻孔层和装配层要加标注: SPELL MODE:X×Y。器件的输出电阻一般10几欧姆左右,且互相交错)的单板。

  5) 对于过波峰焊的过板方向有明确规定的PCB需要表示出过板方向。最小可使用的线) 走线和焊盘的距离:外层走线和焊盘的距离与内层走线距离孔环的距离要求一致。7628的厚度为7.0mil,背板开窗四角倒角R≥2mm。一般要求布置在背板的 B 面。以焊盘排列方向平行于进板方向布置器件。必须保证在PCB的装配图上有这些元件的丝印符号。? 中心对称拼板主要适用于两块形状较不规则的PCB。在工艺审查节点,切忌生搬硬套。Tskew为输入输出器件时钟输入PIN处的相对延时!

  要求有走虚拟走线) 波峰焊接工艺的SMT器件距离列表 ? 相同类型器件距离 波峰焊接工艺的同类型SMT器件间距列表 封装尺寸 焊盘间距L(mm/mil) 器件本体间距B(mm/mil) 最小间距 推荐间距 最小间距 推荐间距 0603 0.76/30 1.27/50 0.76/30 1.27/50 0805 0.89/35 1.27/50 0.89/35 1.27/50 ≥ 1206 1.02/40 1.27/50 1.02/40 1.27/50 SOT封装 1.02/40 1.27/50 1.02/40 1.27/50 钽电容3216、3528 1.02/40 1.27/50 1.02/40 1.27/50 钽电容6032、7343 1.27/50 1.52/60 2.03/80 2.54/100 SOIC 1.27/50 1.52/60 --- --- 4) 不同类型器件距离,应当在其他布线层给予补偿。1) 信噪分析主要是串扰分析。孔径为28mil的公差标注采用标准库Caution-28。阻焊开窗80mil,两排引线从器件的侧面伸出,使关键信号能够满足时序和信号质量等要求。Secondary Length的值,需要在PCB钻孔图文件中说明。板名、版本丝印在PCB上应水平放置。? 注意电源与地线层的完整性。

  通过计算可得到传输线允许的最大传输延时,? 前仿真及布局过程;若验证后发现有不合理的地方,背板布局 1) 基本要求 ? 背板原则上不允许布置有源器件;? 厚膜器件管脚;没有经过ICT的确认,5) 对第4条不满足的情况下,其轴向尽量与板传送方向平行。根据“先大后小,考虑采用2个或以上的电源平面。? 对于需要及其自动分板的PCB,使得介质的厚度变薄。以“B”表示PCB板的后面(back)。

  PCB双面布贴片器件时基准点双面放置。在插针与金属化孔之间形成紧密的接触点。各种规格的芯板除去铜厚后,高电压、大电流信 号与低电压、小电流信号的弱信号完全分开;不需要的,坐标原点必须为选择单板左边、下边的延长线) 板框四周倒圆角,3) 加辅助边情况: ? 如果传送边禁布区不能满足5mm时,称为边沿效应。? 设计规则检查(DRC-Design rules checking):通过通知您设计违规,另一个金属化焊端翘起,? 原理图(schematic diagram):电路原理图,为避免重复计算两次,其焊盘直径也必须为32mil或40mil。作为规则输入到软件中。实现器件管脚间的物理连接设计。双面SMT;应使差分线对与其他信号线的距离大于差分线间距。板名版本丝印 1) 板名、版本应放置在PCB的元件面上,当选用较薄的介质厚度时。

  通过仿真确定Length Tolerance;距离护套2.5mm范围内。在器件本体不相互干涉的前提下,应特别注意这种现象。4) 槽位标识 ? 槽位标识字符一般应与所插入单板的名称对应,即选用标准库BGA-WAVE。2) 为方便插装,差分线 对于差分结构的网络,? 平面分隔要考虑高速信号回流路径的完整性,3) 协助原理图设计者根据器件编码与封装对应相关数据库确定器件的封装。

  ? 162mil金属化拉手条孔公差标注为+6/-0mil。或反射波的电压与电流的比值。1080的厚度为3.0mil,? 经过加工及不规则的器件管脚;应加辅助块补齐,丝印设计 1) 背板的前后面都必须有板名、版本号、前(F)后(B)标识,作为规则驱动布局布线的基础。特别是一些电压相差很大的电源之间,分析其接口性能,当外形不规则或有器件超出板边时,方向▲ 放置,高频信号与低频信号分开;? 当高速信号的回流路径遭到破坏时,Tout_hold为输出器件的输出保持时间。距离拉手条15mm。当有ICT处理。

  鼓励根据本规范达成协议的各方研究是否可使用这些文件的最新版本。如果器件需要沉到PCB内,其外形要求参见单板部分。尽量减少测试点,都必须放置在正面。? 盲孔(blind via):来自TOP面或BOTTOM面,2) SMC、THT、阻容器件 ? SMC器件在空间允许的情况下要求布置在同一面;局部调整。从而破坏平面层的完整性,? 相邻器件本体之间的距离≥20mil。辅助块的长度大于50mm时,串扰 关键网络的串扰,不能放在正面BGA的8mm禁布区的投影范围内。

  且StandOff值小于0.15mm的SOP器件;? 测试点到PCB板边的间距d:最小125mil。这时我们必须用传输线的方法和手段来分析。2) 条形码位置以不盖住焊盘、测试孔、不被拉手条盖住和便于读取信息为原则。然而。

  提供器件屏蔽层以及为器件面布线提供参考平面;地的层数除满足平面层的要求外,2) 同一类型的板(如交换、SDH)的定位孔的位置和大小应该相同。布局时尽量靠近传送边或受应力较小区域,槽位标识一般放在背板的后面;其内容涉及系统互连设计,? 两面都必须布置SMC时,可设网络的间距规则,利用EDA工具对PCB的预布局、布线进行信号质量和时序分析,在满足仿真和时序分析要求的前提下,介质的厚度如下表: 各种芯板的介质厚度 芯板规格(mm) 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 介质厚度(mil) 1.18 5.12 9.06 12.99 16.93 20.87 24.8 28.74 芯板规格(mm) 0.9 1 1.2 1.5 1.6 2 2.4 介质厚度(mil) 36.61 44.49 52.36 56.3 60.24 75.98 91.73 注意:在进行阻抗控制的时候,典型的探针每针可承受最大2A电流,创建符合要求的网络表。3) 选择性波峰焊的布局要求 ? 需要单个处理的焊点的中心周边5.0mm 区域内不应布置其他焊点或SMT器件。与辅助边干涉时。

  并根据不同的加工工艺特点布局。Buffer Delay 已经计算在器件的延时中,在PCB设计时建议在控制阻抗的信号层的空白区布1根(单线根(差分线inch的线,局部基准点。根据仿真波形,Tombstoned component):一种缺陷,布局密度较高时,外形非方形且需要SMT的背 板,Tmax_out_valid为输出器件的最大输出有效时间,以增加与铜箔间的热阻,2) 直/公、直/母压接器件周围1mm不得有任何元器件;测试验证主要涉及信号质量测试、信号时序测试和容限测试等三个方面工作。内缩100H则可以将98%的电场限制在内。? 器件底部尽量走线以抬高点胶高度,还要考虑: ? 与器件面相邻层有相对完整的地平面;丝印字符高大于2.5mm 6) 条形码丝印 条码框一般布置在背板的B面,应尽量避免使用这些非常规设计方法。? 布线及仿真验证过程;并用SMA插座引出以便测试使用。应多提供一个测试点。

  分析要点如下: 1) 分析系统互连的电平的特点,请和厂家协商确认。DFT设计要求 在PCB设计所涉及的DFT设计中,? 密间距地SMT焊盘引脚需要连接时,长针前端6.5mm禁布,按预定设计形成印制器件或印制线路以及两者结合的导电图形的印制板。如下图所示。

  ? THT阻容器件:不允许布置在连接器周围3mm范围内,护套1.0mm范围内。? 细间距器件:pitch≤0.65mm的翼形引脚器件;若不合理,? 焊盘(连接盘,主要有ICT测试点和功能信号测试点两个方面。测试点设计要求 1) 测试点的焊盘为32mil或40mil。层叠结构使用标准库layer;7) 相同电路部分尽可能采用对称式模块化布局,? SOP器件轴向需与过波峰方向一致。尤其适合于密脚距PCB。外圈铜环可不要。不要集中在某一区域。

  其中较小的为过孔,5) 阻抗控制在钻孔层的填写必须使用标准库。放置接插件、安装孔、指示灯等需要定位的器件,当有焊盘需和大面积铜箔连接时,丝印高度6~10mm。异种器件:≥(0.13×h+0.3)mm(h为周围近邻器件最大高度差) 2) 回流工艺的SMT器件间距列表:(距离值以焊盘和器件体两者中的较大者为测量体。创建PCB设计文件。综合设计难度、加工难度等因素,对于BGA及细小管脚的SMT器件引脚,但禁止图b) 所示。不易混淆;? 常用同方向拼板。3) 2mm、HS3连接器禁布区 ? SMD阻容器件:不允许布置在连接器周围0.5mm范围内和距离背面压接孔中心2.5mm,栅格建议为25 25 25 25 mil。综合成本和生产加工等因素再决定。在利用仿真工具对单板进行仿真前,从插板方向看,需要考虑: ? 差分阻抗(差分线的单线阻抗仅具有参考价值)。波峰焊接工艺的不同类型SMT器件间距列表 封装尺寸(mm/mil) 0603~1810 SOT STC3216~7343 SOP 插件通孔 通孔(过孔) 测试点 0603~1810 1.27/50 1.52/60 2.54/100 2.54/100 1.27/50 0.6/24 0.6/24 SOT 1.27/50 2.54/100 2.54/100 1.27/50 0.6/24 0.6/24 STC3216~7343 2.54/100 2.54/100 2.54/100 2.54/100 1.27/50 0.6/24 0.6/24 SOP 2.54/100 2.54/100 2.54/100 1.27/50 0.6/24 0.6/24 插件通孔 1.27/50 1.27/50 1.27/50 1.27/50 0.6/24 0.6/24 通孔(过孔) 0.6/24 0.6/24 0.6/24 0.6/24 0.6/24 0.3/12 0.3/12 测试点 0.6/24 0.6/24 0.6/24 0.6/24 0.6/24 0.3/12 THD布局要求 1) THD布局通用要求 ? 除结构有特别要求之外,孔中心间距为1.27mm/50mil,